项目简介

直接数字频*合成(Direct Digital Frequency Synthesis，DDS)是一种新的频*合成方法，是频*合成技术的一次革命。与传统频*合成器相比，DDS具有相对带宽、频*转换时间短、频*分辨*高、输出相位连续、可产生宽带正交信号及其他多种调制信号等优点，广泛使用在电信与电子仪器领域，是无线通信系统实现设备全数字化的一个关键技术。

现场可编程门阵列(Field－Programmable Gate Array，FPGA)器件具有工作速度快、集成度高、可靠性高和现场可编程等优点，并且FPGA支持系统现场修改和调试。基于FPGA设计实现的DDS电路简单，可编程和性能稳定，能满足绝大多数通信系统的使用要求。因此，在无线通信系统中，利用FPGA设计实现DDS是当前研究的热点。

此实习项目适合申请专业方向为：电路系统相关专业、电子电气工程等相关专业的学生。学生将与中科院具有FPGA设计验证经验和熟悉DDS原理的副研一同学习，了解DDS原理、FPGA中逻辑编写、在线调试和板卡验证的方法。了解目前产业界所使用的FPGA设计软件和仿真软件的使用流程和使用技巧。实习结束后，导师会根据学生表现，出具推荐信。

本项目将介绍FPGA的发展历史、分类和DDS算法原理，学习FPGA上设计实现DDS算法所必须掌握的核心技术—Verilog HDL语法编程和Modelsim 仿真。以及FPGA设计软件的使用流程和使用技巧，如，为了设计实现DDS的相位累加器中相位与幅度的对应关系，设计采用ROM存储波形存储器，将相位累加器输出的数据作为波形存储器的相位取样地址，该地址对应的存储内容就是该相位对应的量化幅度。这样就完成了相位到幅值的转换。

项目以实际应用需求为例,引导学员自己动手实践编程，进而完成从入门、理解、到开发、实现、展示等一系列的工作流程。

师资背景

指导教师为*中科院某所副研究员，高*工程师。在某国家重大科研项目中承担核心技术研发任务，有丰富的工程实践经验。个人研究方向为高性能计算和并行计算中的关键技术。

日程安排